|
硬件
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
BEE3 - SOC |
BEE3 - W |
BEE4 - SOC |
BEE4 - W |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
BEE3 - WBEE3-W是基于可堆叠的全速度多FPGA的原型验证平台，集成了DAC/ADC模块用于混合信号和数字通信设计。
BEE3-W是基于BEEcube大获成功的第三代FPGA（现场可编程门阵列）Berkeley仿真引擎（BEE）开发出来的，专门用于满足快速系统水平的无线和数字通信设计的原型验证的需求。
BEE3-W能够在多种军事和国防应用中广泛地高性能实时实现。BEE3-W允许灵活的算法和功能集定义，因此作为一个真正实时开发平台，在以下应用中的性能更优越:
单个的BEE3-W由Xilinx Virtex-5 FPGA，最大能力可达5百万ASIC门。四FPGA设计由环形总线互联并集成了DDR2-667存储器。每个BEE3-W FPGA遵循了对称式设计，包括完全相同的存储器和独立的I/O。多个高速数据接口包括：160 Gbps SERDES， 四组x8PCI Express，4个1000BASE-T 以太网和四组40对 LVDS QSH扩展槽。系统 DDR3内存。系统可在DDR2存储器内缓存64 GB数据。
BEE3-W集成了一组ADC和DAC模块。ADC模块可以选择双通道3GSps ADC，每个ADC带独立时钟、数据、复位和触发SMA输入，或是可以选择四通道1.5GSps ADC。 3GSps板支持每ADC/FPGA上每个通道8位采样分辨率。支持的模拟采样范围从1000到3000兆赫。DAC模块是一个双通道2GSps模块，支持独立时钟输入与数据输出。采样分辨率有不同配置，可以从9位到高达2GSps（4：1复用），也可以从12位到高达1.5GSps（2：1复用）。
配置和硬件选项:BEE3 Virtex-5 LX155T-2C 配置
BEE3 Virtex-5 Sx95T-2C 配置
BEE3硬件选项
BEE3 - SOCBEE3-SOC非常适合用作实世实时原型验证和开发平台。BEE3-SOC是多个FPGA高速验证解决方案:
使用Xilinx 65nm FPGA 系列芯片，每个2U机箱安装的BEE3模块由四块大型Virtex5 LXT/SXT FPGA 芯片组成，附带64GB DDR2 ECC DRAM 和8个10GigE 接口用于模块内部通信。另外，多达4 PCI Express x8的连接允许在每个BEE3模块和计算机主机服务器之间以高达16Gbps的速率进行全双工数据通信。BEE3模块功耗小于400W，每个模块能够提供每秒超过4万亿次整数操作或以100MHz速率在64个RISC处理核心上同时进行仿真。
BEE3 主要特性:
配置与硬件选项:BEE3 Virtex-5 LX155T-2C 配置
BEE3 Virtex-5 Sx95T-2C 配置
BEE3 硬件选项
BEE4 - WBEE4-W是最新一代的BEEcube公司推出的成功的BEE（Berkeley Emulationengine 伯克利仿真引擎）硬件平台。BEE4是顶级的混合信号全速FPGA原型平台。 BEE4-W是商用，基于可堆叠的全速多FPGA的原型平台，集成了DAC/ADC模块，用于混合信号和数字通信设计。 BEE4-W能够在多种军事和国防应用中广泛地高性能实时实现。BEE4允许灵活的算法和功能集定义，因此作为一个真正实时开发和部署平台，在以下应用中的性能更优越:
单个的BEE4-W系统由4个Xilinx Virtex6 FPGAs组成，最大能力可达2千万ASIC 门，四FPGA设计由环形总线互连并集成了DDR3-800/1066存储器。每个BEE4 FPGA遵循了对称式设计，包括完全相同的存储器和独立的I/O。多个高速数据接口包括：160 Gbps QSFP+， 8个第二代PCI Express，4个1000BASET 以太网和4个FMC 扩展槽。系统 DDR3内存。系统可在DDR3存储器内缓存128GB数据。 BEE4能够通过BEE4自带的FMC槽集成4组ADC和DAC模块组。BEEcube现在提供可选的FMC DAC/ADC模块。多达4组的单幅FMC mezzanine卡提供12bit，2.3Gsps multiNyquist 数模转换器和12bit，1Gsps模数转化器，可以与标准BEE4集成。所使用的元件是Maxim MAX19692 和 Texas Instruments ADS5400。 BEE4 附带或者附赠我们独家的:
BEE4 性能包括:
BEE4 特性包括:
配置和硬件选项:
硬件选项
BEE4 - SOCBEE4-SOC是顶级的全速度FPGA原型平台。作为第四代BEE，BEE4设计是在全世界范围使用的150套BEE系统积攒的经验和10多年的研究基础上的结晶。
BEE4不论对于RTL验证还是实世实时系统验证来说都是完美的选择。 以其独一无二的性能和特性，BEE4 适用于如下方面:
基于独特的HPC（高性能计算）Honeycomb™结构，每个BEE4模块由4个FPGA组成。集群化的BEE4模块能够提升整体系统性能，不会降低处理速度。通过使用Sting I/O ™，用户的原型逻辑在每个BEE4模块上运行速率能够高达500MHz，并以640Gbps的速率进行数据交换。BEE4支持最新的FMC和QSPF+接口标准。 BEE4 模块支持多种高端Virtex 6 FPGA， 包括LXT 240/365/550和SXT 315/475。每个BEE4模块最高可支持2千万门逻辑设计。每个BEE4集群最高可支持4亿门逻辑设计。 BEE4 性能包括:
BEE4 特性包括:
配置和硬件选项:
硬件选项
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
软件
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
BPS 3.6 |
BPS 4.0 |
BPS - Lite |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
BPS 3.6伴随着BEE3-W的面市，BPS 3.6为当前的BPS所支持的软硬件接口增加了一些新的组件。现在它还可以全方位支持的ADC和DAC模块，这使得用户能够在BPS环境中捕捉和创建真实的模拟信号。新的高速I/O组件还大大地增强了所有BEE3系统，包括BEE3-W系统上的FPGA之间的通信接口的功能，令FPGA之间的数据传输速率能高达DDR800（在400MHz时钟频率下双数据传输信号）。 该版本还增加了新功能，所有BEE3模块支持双通道DRAM，为系统内每个FPGA提供了两倍的内存带宽和可寻址存储器。此外，它还为所有基于BEE3的模块和XilinxML50x硬件平台增加了支持基于DRAM的视频帧缓冲区，它为支持高达4GB大小的帧缓冲区的视频捕捉、处理和新一代应用程序提供了广泛的可能性。 可供选项: 提供年度或永久软件许可。仅提供单机许可。
关于BPS: BEEcube Platform Studio (BPS)是一个MathWorks™ Simulink® 框架上的软硬件系统级协同开发环境。BPS可以自动生成所有平台专有硬件接口和相关软件驱动。原来实现复杂的DSP算法的工程任务需要花费数月的时间，而使用BPS仅需数天即可完成。整个过程不需要用户了解底层的FPGA实现细节，例如高速I/O接口、时序收敛、硬件/软件接口和IP集成等。 BPS平台均由硬件系统所支持的设备和相关软件组成。设计者搭建的BPS平台特意将硬件细节抽象化，终端用户接触不到具体的硬件细节。BPS平台最小的单元是FPGA。 BPS设计通常是从核心算法设计开始的。核心算法可以通过Xilinx System Generator在Simulink里搭建完成。从终端客户的角度来说，Simulink设计基于带同步数据流（SDF）执行模型，核心算法的外围接口均通过BPS接口模块来实现，所以终端客户的设计是受BPS保护的。 一个处理器核心，无论其形式是硬核（PowerPC 405）或是软核（MicroBlaze™ processor），都暗含在所有BPS设计中。处理器核心可以通过软件寄存器，FIFO或共享内存和用户XSG设计交互。用户可在Simulink内选择相关的BPS块来指定所期望的通信方式。所有的外部网络，I/O和存储设备被抽象成具有FIFO交换形式的Simulink信源或信宿（sink）。 BPS 4.0BPS 4.0 支持最新的Xilinx工具和器件，包括：Xilinx System Edition 12和FPGA Virtex-6系列。受支持的硬件平台除了包括为两个平台使用的数目众多的FMC 扩展板，还包括Xilinx ML506 开发套件和BEEcube自身的BEE4系统。
更多关于BPS: BEEcube Platform Studio (BPS)是一个MathWorks™ Simulink® 框架上的软硬件系统级协同开发环境。BPS可以自动生成所有平台专有硬件接口和相关软件驱动。原来实现复杂的DSP算法的工程任务需要花费数月的时间，而使用BPS仅需数天即可完成。整个过程不需要用户了解底层的FPGA实现细节，例如高速I/O接口、时序收敛、硬件/软件接口和IP集成等。 BPS平台均由硬件系统所支持的设备和相关软件组成。设计者搭建的BPS平台特意将硬件细节抽象化，终端用户接触不到具体的硬件细节。BPS平台最小的单元是FPGA。 BPS设计通常是从核心算法设计开始的。核心算法可以通过Xilinx System Generator在Simulink里搭建完成。从终端客户的角度来说，Simulink设计基于带同步数据流（SDF）执行模型，核心算法的外围接口均通过BPS接口模块来实现，所以终端客户的设计是受BPS保护的。 一个处理器核心，无论其形式是硬核（PowerPC 405）或是软核（MicroBlaze™ processor），都暗含在所有BPS设计中。处理器核心可以通过软件寄存器，FIFO或共享内存和用户XSG设计交互。用户可在Simulink内选择相关的BPS块来指定所期望的通信方式。所有的外部网络，I/O和存储设备被抽象成具有FIFO交换形式的Simulink信源或信宿（sink）。 BPS LiteBPS-Lite 是BEEcube学术项目的组成部分之一。BEEcube学术项目致力于在全方位的应用领域里向高等教育和研究机构提供基于计算机系统的最新的FPGA。BPS-LITE软件提供了一个加速设计流程，极大地简化了Xilinx FPGA的使用，使FPGA的设计更容易被开发人员，学生和学术研究者掌握。
BPS-LITE也可以在Xilinx XUPV5-LX110T平台上使用，从而达到优化教学和研究的目的。另外，BPS也可以用于开发软件，应用于BEE3的四个高端FPGA系统，或者是FPGA平台组合(包括多个BEE3的集群)。我们向全世界的各大高校提供BPS-Lite，供其无偿使用。 更多关于BPS: BEEcube Platform Studio (BPS)是一个MathWorks™ Simulink® 框架上的软硬件系统级协同开发环境。BPS可以自动生成所有平台专有硬件接口和相关软件驱动。原来实现复杂的DSP算法的工程任务需要花费数月的时间，而使用BPS仅需数天即可完成。整个过程不需要用户了解底层的FPGA实现细节，例如高速I/O接口、时序收敛、硬件/软件接口和IP集成等。
BPS平台均由硬件系统所支持的设备和相关软件组成。设计者搭建的BPS平台特意将硬件细节抽象化，终端用户接触不到具体的硬件细节。BPS平台最小的单元是FPGA。 BPS设计通常是从核心算法设计开始的。核心算法可以通过Xilinx System Generator在Simulink里搭建完成。从终端客户的角度来说，Simulink设计基于带同步数据流（SDF）执行模型，核心算法的外围接口均通过BPS接口模块来实现，所以终端客户的设计是受BPS保护的。 一个处理器核心，无论其形式是硬核（PowerPC 405）或是软核（MicroBlaze™ processor），都暗含在所有BPS设计中。处理器核心可以通过软件寄存器，FIFO或共享内存和用户XSG设计交互。用户可在Simulink内选择相关的BPS块来指定所期望的通信方式。所有的外部网络，I/O和存储设备被抽象成具有FIFO交换形式的Simulink信源或信宿（sink）。 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
专业解决方案
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
BEEcube 设计服务 |
专业产品 |
OpenSPARC |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
专业产品 MORPH VITA 46 MORPH VITA 46是基于可重构逻辑的板级产品。旨在用于高端信号处理和I/O应用， Freescale MPC8641D 高性能双核处理器和三枚Xilinx Virtex-5 XC5VSX95T FPGA 均为VPX 1” 引脚间距设计。FPGA 阵列通过低功率Serializer/Deserializer (SerDes) GTP互连。处理器和FPGA通过串行快速I/O交换机互连，并与允许与P1连接器的4个四通道串行快速I/O 端口进行外部通信。 Freescale 处理器具有双1GHz e600 32位 PowerPC核，支持AltiVec指令集。两个512Mbyte DDR2 SDRAM bank，可升级为1Gb为处理器所使用。每个XC5VSX95T具备海量可编程逻辑阵列，包括超过58，000触发器和相关组合逻辑。其他嵌入式功能包括640个25x18 乘法器，8.7Mb RAM块，16 GTPs以及先进的数字时钟管理。每个FPGA均可访问专用的内存资源，包括256MByte 200MHz DDR2 SDRAM 和 4MByte 166MHz QDR2 SRAM。XC5VSX95T的引脚封装兼容其他FF1136封装Virtex-5，支持640个I/O 和16 GTPs，满足广泛的用户需求和应用的通用性。 XMC site是标准的PCIe x8 site，其设计用于增强MORPH可重构能力，具备广泛多样的COTS功能，例如A/D、高速I/O以及辅助处理器/RAM。 应用
下载关于MORPH VITA 46更多信息的数据规格书 V2 Pro 系列 MORPH V2P 产品线基于可重构板级逻辑。旨在用于高端信号处理与I/O 应用，MORPH使用Xilinx Virtex-II Pro®，具有四个不同类型：MORPH VH 和VL提供单槽 6U-160 VME64x，MORPH 是单槽槽64位通用PCI，而MORPH PMC 则是PCI 总线Mezzanine Card (PMC)设计。 下载关于MORPH V2 Pro系列的更多信息的数据规格书 BEEcube 设计服务BEEcube经验丰富的设计服务团队提供BEEcube软硬件解决方案以满足开发者最苛刻的系统需求。我们向寻求BEEcube标准产品范围功能提供更完美补充的开发者们提供一个广泛的潜在能力与专家意见。 设计服务涵盖范围广泛，从具体的应用开发到全公司设计框架解决方案均有涉及。在每个实例中，BEEcube都会与您紧密合作，在最少的时间内为客户创造佳绩。 使用BEEcube设计服务的优势:
两天培训: 我们提供为期两天的现场指导培训。 两周支持:我们提供为期两周的技术支持，包括硬件系统装配，软件安装以及最初的应用程序开发。 OpenSPARC on BEE3对有兴趣开发基于OpenSPARC T1核的软硬件应用的设计者来说，BEE3硬件平台是理想的仿真和验证引擎。OpenSPARC T1核是世界上首次出现的免费提供的64位CMT微处理器。作为Sun Microsystems 和Xilinx联合开发伙伴，BEEcube为支持1.7 OpenSPARC T1硬件版本开发提供BEE3平台，BEEcube对此感到非常自豪。 基于BEE3的OpenSPARC开发允许设计者可以获得比仅使用以前能获得的FPGA评估板更高的性能和更大的内存容量。单个BEE3模块可以评估SAPRC多核CMT系统，具有以下功能:
如果您想了解更多OpenSPARC项目的信息， 请点击这里。
如果您想了解更多关于Xilinx和Xilinx大学计划的信息， 请点击这里。
如果您是使用BEE3上当前OpenSPARC的开发人员，可以从此处下载最新的Xilinx EDK IP核与驱动。 请点击开始下载。
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||